Form 6 - Memória: tecnologias. MP. Cache.

Cap. 4 — Sistema de Memória
Material de referência: https://claytonjasilva.github.io/arq_aulas/cap4.html
Questões 1 a 4 e 6 a 15: selecione uma única alternativa. Questões 5 e 16: responda de forma discursiva.
Nos exercícios numéricos, adote somente as hipóteses explicitadas. Os tempos e as taxas de acerto são valores didáticos, não médias universais de máquinas modernas.
KiB, MiB, GiB e TiB indicam potências de dois; ns = nanossegundo e µs = microssegundo.

* Indica uma pergunta obrigatória

1. NOME *

2. MATRÍCULA *

3. 1. Em computadores de uso geral, SRAM e DRAM são empregadas em diferentes camadas da hierarquia de memória. Qual alternativa descreve corretamente suas características e aplicações típicas?

   Marcar apenas uma oval.

   - A) A SRAM exige refresh periódico e é usada principalmente na memória principal; a DRAM dispensa refresh e predomina nas caches.
   - B) SRAM e DRAM são não voláteis e preservam os dados quando a alimentação é interrompida.
   - C) A SRAM dispensa refresh periódico e é típica das caches; a DRAM exige refresh e é típica da memória principal. Ambas são voláteis.
   - D) A DRAM oferece menor área por bit porque dispensa circuitos de refresh; por isso é usada nos registradores.
   - E) A SRAM é usada principalmente em SSDs, enquanto a DRAM armazena permanentemente o firmware.

4. 2. SSDs, HDDs e fitas magnéticas são empregados no armazenamento de grandes volumes de dados. Quanto à retenção das informações após a interrupção da alimentação, qual característica esses dispositivos possuem?

   Marcar apenas uma oval.

   - A) São não voláteis: retêm as informações sem alimentação, nas condições e pelo prazo especificados para cada tecnologia.
   - B) São voláteis: dependem de alimentação contínua para reter as informações.
   - C) São estáticos: todos armazenam bits em circuitos biestáveis, como a SRAM.
   - D) São dinâmicos: todos dependem de refresh periódico das células, como a DRAM.
   - E) São somente de leitura: seus dados não podem ser alterados durante a utilização.

5. 3. As caches em SRAM e a memória principal em DRAM permitem acesso aleatório. Qual alternativa expressa corretamente essa propriedade?

   Marcar apenas uma oval.

   - A) Os dados precisam ser lidos na ordem física em que foram gravados.
   - B) A expressão RAM garante que o tempo de resposta seja idêntico em qualquer acesso de um computador moderno.
   - C) A expressão RAM significa que os dados são preservados sem alimentação.
   - D) O acesso a uma posição exige percorrer todas as posições anteriores.
   - E) Uma posição pode ser selecionada pelo endereço sem ler previamente as anteriores; em sistemas reais, a temporização pode variar.

6. 4. A memória flash pertence à família das memórias eletricamente apagáveis. Qual combinação de características explica seu emprego em firmware e dispositivos de armazenamento modernos?

   Marcar apenas uma oval.

   - A) Volatilidade e necessidade de refresh periódico.
   - B) Retenção sem alimentação, programação elétrica e apagamento por setores ou blocos.
   - C) Apagamento exclusivamente por radiação ultravioleta e programação elétrica.
   - D) Conteúdo fixado na fabricação, sem possibilidade de reprogramação.
   - E) Escrita ilimitada por byte, sempre com a mesma latência da SRAM.

7. 5. Registradores e níveis de cache podem ser integrados ao chip ou ao encapsulamento de processadores modernos. Explique: (a) a função dos registradores e das caches; (b) por que a proximidade ao núcleo e a baixa latência são importantes; e (c) o compromisso entre velocidade, capacidade e área/custo por bit que justifica combinar essas memórias com a DRAM da memória principal.

8. 6. Considere uma configuração didática com SSD de 1 TiB, memória principal de 8 GiB em DDR SDRAM e caches de CPU com capacidade total de dados de 80 MiB. Qual alternativa associa corretamente essas camadas às tecnologias normalmente utilizadas?

   Marcar apenas uma oval.

   - A) SSD em SRAM; memória principal em flash NAND; caches em DRAM.
   - B) SSD em DRAM; memória principal em SRAM; caches em flash NOR.
   - C) SSD em flash NAND; memória principal em SRAM; caches em DRAM.
   - D) SSD em flash NAND; memória principal em DRAM; caches tipicamente em SRAM.
   - E) SSD em meio magnético; memória principal em ROM de máscara; caches em EEPROM.

9. 7. No modelo de memória sem sobreposição de acessos, passam-se 50 ns entre a apresentação do endereço válido com a requisição de leitura e a disponibilização do dado válido no barramento. Após isso, são necessários mais 25 ns de recuperação antes de iniciar outro acesso. Quais são, respectivamente, o tempo de acesso e o tempo de ciclo?

   Marcar apenas uma oval.

   - A) 25 ns e 50 ns.
   - B) 50 ns e 25 ns.
   - C) 50 ns e 75 ns.
   - D) 75 ns e 50 ns.
   - E) 75 ns e 75 ns.

10. 8. Compare dois sistemas didáticos que transferem, respectivamente, 16 e 32 bits por acesso à memória. Ambos realizam uma transferência por ciclo de 75 ns, sem sobreposição, e diferem apenas na largura do barramento de dados. Ao passar de 16 para 32 bits, o que acontece com a vazão teórica e com o tempo de ciclo?

    Marcar apenas uma oval.

    - A) A vazão dobra e o tempo de ciclo permanece em 75 ns.
    - B) A vazão permanece igual e o tempo de ciclo cai para 37,5 ns.
    - C) A vazão e o tempo de ciclo dobram.
    - D) A vazão cai pela metade e o tempo de ciclo permanece em 75 ns.
    - E) A vazão dobra e qualquer programa passa a executar em metade do tempo.

11. 9. Considere um programa cujo código ocupa 256 MiB (1 MiB = 2^{20} bytes), formado exclusivamente por instruções de 16 bits. Cada instrução é executada exatamente uma vez e exige duas leituras de 16 bits: uma para buscar a instrução e outra para buscar um dado. Sem cache ou sobreposição, contabilize um ciclo completo de 75 ns por leitura (50 ns de acesso + 25 ns de recuperação), inclusive na última. Despreze o processamento interno e outros acessos. Qual é o tempo total gasto com essas leituras?

    Marcar apenas uma oval.

    - A) Aproximadamente 6,71 s.
    - B) Aproximadamente 10,07 s.
    - C) Aproximadamente 13,42 s.
    - D) Aproximadamente 40,27 s.
    - E) Aproximadamente 20,13 s.

12. 10. Em um modelo didático, um programa executa 2.000 instruções: 30% com endereçamento imediato (1 leitura por instrução, pois o dado está na própria instrução); 50% com endereçamento direto (2 leituras: instrução e dado); e 20% com endereçamento indireto (3 leituras: instrução, endereço do dado e dado). Cada instrução cabe em uma posição de memória. Sem cache ou sobreposição, contabilize um ciclo completo de 75 ns por leitura, inclusive na última, e despreze processamento interno, escritas e outros acessos. Qual é o tempo total gasto com as leituras?

Marcar apenas uma oval.

- A) 150 µs.
- B) 285 µs.
- C) 300 µs.
- D) 450 µs.
- E) 142,5 µs.

13. 11. Para reduzir o tempo gasto com acessos à memória no sistema da questão 10, considerando um programa com boa localidade temporal e espacial, qual alteração explora diretamente o princípio de localidade?

Marcar apenas uma oval.

- A) Aumentar apenas a capacidade da memória principal, mesmo que o programa já caiba nela.
- B) Substituir a DRAM da memória principal por um HDD de maior capacidade.
- C) Aumentar apenas a frequência do núcleo, mantendo todos os tempos e a organização da memória.
- D) Introduzir uma cache de menor tempo de acesso, que retenha blocos e suas informações de identificação e estado.
- E) Eliminar a cache para que todas as leituras consultem diretamente a DRAM.

14. 12. Um sistema tem 8 GiB de memória principal em DRAM e 64 MiB de capacidade total de dados nas caches. A MP é ampliada para 16 GiB, mantendo-se processador, caches, temporização e largura de banda da memória. Qual é a conclusão mais adequada?

Marcar apenas uma oval.

- A) O tempo de acesso à DRAM necessariamente cai pela metade.
- B) A capacidade de dados das caches aumenta automaticamente para 128 MiB.
- C) A ampliação permite manter um conjunto maior de programas e dados na MP e pode reduzir paginação para armazenamento; não garante acelerar um programa que já cabia na MP.
- D) Qualquer programa passa a executar duas vezes mais rápido.
- E) A taxa de acerto da cache torna-se obrigatoriamente 100%.

15. 13. Em uma cache de CPU, qual elemento consulta tags e bits de estado, determina acertos e faltas e coordena o carregamento e a substituição de blocos?

Marcar apenas uma oval.

- A) O controlador de cache, normalmente implementado por circuitos de hardware e máquinas de estados.
- B) O decodificador interno da DRAM, cuja função é comparar as tags das caches do processador.
- C) O registrador contador de programa, que armazena todos os blocos presentes na cache.
- D) O compilador, que decide a cada leitura qual linha física deve responder.
- E) O controlador do SSD, que mantém diretamente as tags das caches de CPU.

16. 14. Para um exercício de mapeamento direto, modele os 64 MiB de cache da questão 12 como uma única cache lógica. A MP tem 16 GiB, blocos e linhas contêm 64 bytes, e as capacidades de cache referem-se somente aos dados. Quantos blocos distintos da MP são candidatos a uma mesma linha de cache? Considere M/C, com M igual ao número de blocos da MP e C ao número de linhas da cache. Uma linha armazena apenas um desses blocos por vez.

Marcar apenas uma oval.

- A) 64 blocos.
- B) 128 blocos.
- C) 512 blocos.
- D) 1.024 blocos.
- E) 256 blocos.

17. 15. Acrescente ao modelo da questão 10 uma cache única equivalente, consultada em série, com tempo de consulta c = 5 ns e taxa global de acerto h = 90% para todas as leituras. Cada falta tem penalidade adicional p = 75 ns, já incluindo o atendimento da MP e os custos considerados de preenchimento/recuperação; não some novamente esse valor. Use tM = c + (1 − h) × p e considere as mesmas 3.800 leituras, sem sobreposição ou outros custos. Qual é o tempo total médio estimado gasto com essas leituras?

Marcar apenas uma oval.

- A) 28,5 µs.
- B) 47,5 µs.
- C) 19 µs.
- D) 285 µs.
- E) 66,5 µs.

18. 16. Explique quais fatores podem alterar o tempo médio de acesso e o ganho obtido com a cache da questão 15. Relacione pelo menos quatro fatores, incluindo localidade dos acessos, tamanho do conjunto de trabalho em relação à capacidade da cache e custos das faltas. Justifique também por que a redução do tempo gasto com memória não implica necessariamente a mesma redução percentual no tempo total de execução de um programa real.

Este conteúdo não foi criado nem aprovado pelo Google.

Google Formulários